近日，第63届国际设计自动化会议（The 63rd ACM/IEEE Design Automation Conference，DAC 2026）在美国长滩举行。集成电路学院在本次会议上发表了3项智能计算架构领域的最新进展，覆盖超表面光计算、零知识证明、安全存算一体等方向。

面向超表面光计算的快速建模与逆向设计框架

针对光子矩阵向量乘法单元逆向设计依赖高开销全波电磁仿真、完整光学神经网络系统级建模效率低等问题，团队提出双傅里叶神经算子框架LightningFNO：利用逆向FNO从目标矩阵快速生成超表面拓扑，结合正向卷积傅里叶神经算子预测光学响应并评估设计可信度；通过结构对称性将1,000个仿真样本扩充至4,000个，并以CFNO替代耗时光学求解器。在MVM设计任务中，单次设计仅耗时4毫秒，相较伴随优化方法加速1,245,550倍；纳入实测制造误差后，MNIST识别准确率达97.69%。该论文获最佳论文奖提名，杨其晟副教授、任天令教授（清华大学）为共同通讯作者。

图1 LightningFNO整体框架。

面向零知识证明的光电协同Merkle Tree加速器

随着区块链、隐私计算发展，零知识证明成为保障数据隐私与可信计算的重要技术，Merkle Tree在zk-STARK等系统中约占50%–70%计算开销。团队提出光电协同Merkle Tree加速架构PhotoMT：由微环谐振器阵列执行计算密集型矩阵向量乘法，数字电路完成控制密集型任务；通过多子树交错执行、S-BOX旁路计算队列及面向光计算的大整数混合分解，提高计算单元利用率并降低存储开销。结果表明，PhotoMT相较先进ASIC设计最高实现20.5倍吞吐率提升。李梦泉副教授为唯一通讯作者。

图2 PhotoMT整体电路架构。

面向二值神经网络的安全存算一体架构

二值化神经网络适合边缘智能与物联网轻量推理，但现有存内计算架构普遍忽视模型安全，面临克隆、篡改与逆向工程威胁。团队提出基于阻变存储器的安全存算一体架构CPA-BNN：设计4T2R RRAM单元实现权重原位XOR加密与密文域卷积；提出存内批归一化方案，消除高精度数模转换器，降低面积并提升计算密度；提出本征物理不可克隆函数熵源提取方法与电流倾斜掩码策略，在统一阵列内实现近零误码率密钥生成。CPA-BNN实现约100%密钥可靠度，MNIST推理精度达96.24%，相较已有方案实现超过1.4倍计算密度与1.6倍存储密度提升。常万里教授（计算机学院）、孟优教授为共同通讯作者。

图3 CPA-BNN整体电路架构。

DAC由美国计算机协会（ACM）和电气与电子工程师协会（IEEE）联合主办，始于1964年，是电子设计自动化领域历史最悠久、最具影响力的国际顶级学术会议之一。

来源：集成电路学院

责任编辑：卜瀚韬